问答题 SRAM记忆单元电路的工作原理是什么？它和DRAM记忆单元电路相比有何异同点？

问答题 CPU的数据通路如下图所示。运算器中R0～R3为通用寄存器，DR为数据缓冲寄存器，PSW为状态字寄存器。D-cache为数据存储器，I-cache为指令存储器，AR为地址寄存器，PC为程序计数器（具有加1功能），IR为指令寄存器。单线箭头信号均为微操作控制信号（电位或脉冲），例如，LRO表示读出R0寄存器，SR0表示写入R0寄存器。 机器指令“STOR1，（R2）”实现的功能是：将寄存器R1中的数据写到以（R2）为地址的数存单元中。 请设计该存数指令的指令周期流程图，并在CPU周期框外写出所需的微操作控制信号（一个CPU周期含4个时钟信号T1～T4，寄存器打入信号须注明Ti时序）。

问答题 利用1M×8位的SRAM芯片，设计一个1M×16位的存储器，画出地址总线、数据总线、控制总线（片选CS#、访存允许E#、读写命令R/W#）的连接图。数据总线、地址总线均用双线表示，标注其宽度。