black

数字逻辑

登录

单项选择题

假设最小晶体管栅极导致的时间延迟为1,下列电路中从a到y的信号传递延迟为()。

A.4
B.6
C.9
D.13

相关考题

多项选择题 集成电路的对等性设计要求()。

多项选择题 采用集成块在印制板上进行连线设计通常属于()。

多项选择题 提高数字电路的集成度可以带来哪些效果?()

All Rights Reserved 版权所有©计算机考试题库(jsjtiku.com)

备案号:湘ICP备14005140号-4

经营许可证号:湘B2-20140064